晴時多雲

劍指台積電?華為新專利「四晶片封裝」曝光 昇騰910D突圍在即

2025/06/17 16:30

華為近期提交了一項封裝技術專利,內容聚焦於四晶片封裝設計。(示意圖,路透)華為近期提交了一項封裝技術專利,內容聚焦於四晶片封裝設計。(示意圖,路透)

歐祥義/核稿編輯

〔財經頻道/綜合報導〕綜合外媒報導,華為近期申請「四晶片」(quad-chiplet)封裝設計專利,極有可能應用於下一代人工智慧(AI)加速器Ascend(昇騰)910D,此一設計架構與輝達的Rubin Ultra相似度極高,但更令人注目的是,華為似乎正自行開發先進封裝技術,外媒指,這恐足以與台積電抗衡。這項技術進展若成真,將有助於華為繞開美國制裁,加快追趕輝達AI GPU性能的步伐。

綜合《Tom's Hardware》、《wccftech》等外媒報導,華為近期向中國國家知識產權局提交這項封裝技術專利,儘管這份專利並未直接明確提及「Ascend 910D」,但其內容描述的處理器設計,與業界傳言相符,也與近期半導體業內人士的說法一致。

報導指出,根據專利內容顯示,昇騰 910D看起來更類似「橋接」(如台積電 CoWoS-L 或英特爾 EMIB搭配Foveros 3D),而非單純中介層。為了滿足AI訓練處理器需求,搭配多組HBM以中介層互連。

外媒指出,儘管中芯(SMIC)與華為在先進製程技術上仍落後,但在封裝技術方面可能已追上台積電。這是一個關鍵突破,因為即使無法取得最先進的製程設備,中國廠商以較舊製程製造多晶粒處理器,再用封裝整合提升效能,有機會縮小與先進製程晶片差距,從而減緩美國出口限制的影響。

據產業界消息,昇騰 910B單晶片的面積約為665平方公釐,四晶片組的昇騰 910D總晶片面積達2660平方公釐。若每顆910B配有四顆HBM記憶體,則四組、共16顆HBM將占面積約1366平方公釐。推算昇騰910D至少需4020平方公釐矽片面積。如果以台積電標準看,目前光罩的極限尺寸約858平方公釐,相當於五個EUV光罩尺寸。

不過,盡管華為在今年4月被傳正開發四晶片組處理器,外界仍半信半疑,如今傳言愈加具體且有憑有據,顯示華為確實正開發這款產品,其性能甚至有望超越輝達H100。不過仍需保留一點懷疑態度,畢竟不是每一項專利都會實際商品化。而除了Ascend 910D,華為據傳還在開發另一款代號為Ascend 920的處理器,目標是與輝達H20競爭。

一手掌握經濟脈動 點我訂閱自由財經Youtube頻道

不用抽 不用搶 現在用APP看新聞 保證天天中獎  點我下載APP  按我看活動辦法

今日熱門新聞
看更多!請加入自由財經粉絲團
網友回應
載入中