粉絲團
台積電於今日（美國當地時間24日）舉辦2024年北美技術論壇，首度發表A16技術，結合領先的奈米片電晶體及創新的背面電軌（backside power rail）解決方案，以大幅提升邏輯密度及效能，預計於2026年量產。
（資料照）
〔記者洪友芳／新竹報導〕台積電於今日（美國當地時間24日）舉辦2024年北美技術論壇，迎接人工智慧（AI）時代來臨，揭示A16、NanoFlexTM支援奈米片電晶體、N4C、系統級晶圓、矽光子整合、車用先進封裝共達六大創新技術。其中，首度發表A16技術，預計於2026年量產。
半導體技術將從奈米進入埃米（Angstrom）時代，1埃米是10分之1奈米，技術命名也不同，台積電的A16指的就是1.6奈米。
台積電表示，今年逢公司北美技術論壇舉辦30周年，出席論壇貴賓人數超過2000位，相較30年前不到100位，增加20倍之多。北美技術論壇於美國加州聖塔克拉拉市舉行，為今年的全球技術論壇揭開序幕，技術論壇揭示該公司最新的製程、先進封裝、三維積體電路（3D IC）等技術，也設置創新專區，展示新興客戶的技術成果。
台積電總裁魏哲家表示，我們身處AI賦能的世界，人工智慧功能不僅建置於資料中心，也內建於個人電腦、行動裝置、汽車、甚至物聯網之中。公司為客戶提供最完備的技術，從全世界最先進的矽晶片，到最廣泛的先進封裝組合與3D IC平台，再到串連數位世界與現實世界的特殊製程技術，以實現他們對AI的願景。
台積電技術論壇揭示的新技術首先是TSMC A16技術，領先業界的N3E技術進入量產，N2技術預計於2025年下半年量產之後，台積電在技術藍圖上推出新技術A16。A16將結合台積電的超級電軌（Super Power Rail）架構與奈米片電晶體，預計於2026年量產。
超級電軌技術將供電網路移到晶圓背面，在晶圓正面釋出更多訊號網路的佈局空間，藉以提升邏輯密度和效能，讓A16適用於具有複雜訊號佈線及密集供電網路的高效能運算（HPC）產品。相較於公司的N2P製程，A16在相同Vdd （工作電壓）下，速度增快8-10%，在相同速度下，功耗降低15-20%，晶片密度提升高達1.1倍，以支援資料中心產品。
台積電也發布創新的NanoFlexTM技術，以支援奈米片電晶體，公司即將推出的N2技術將搭配TSMC NanoFlex技術，展現台積電在設計技術協同優化的嶄新突破。此技術提供靈活的N2標準元件，這是晶片設計的基本構建模組，高度較低的元件能節省面積，並擁有更高的功耗效率，高度較高的元件則將效能最大化。客戶能在相同的設計區塊中，優化高低元件組合，調整設計進而在應用的功耗、效能及面積之間取得最佳平衡。
此外，台積電並宣佈推出先進的N4C技術，以因應更廣泛的應用，N4C延續N4P技術，晶粒成本降低高達8.5%，採用門檻低，預計於2025年量產。N4C提供具有面積效益的基礎矽智財及設計法則，皆與廣被採用的N4P完全相容，因此客戶可以輕鬆移轉到N4C，晶粒尺寸縮小也提高良率，為強調價值為主的產品提供具有成本效益的選擇，以升級到台積電下一個先進技術。
台積電也推出CoWoS®、系統整合晶片、系統級晶圓（TSMC-SoWTM），公司認為CoWoS是AI革命的關鍵推動技術，讓客戶能在單一中介層上並排放置更多的處理器核心及高頻寬記憶體（HBM）。同時，系統整合晶片（SoIC）已成為3D晶片堆疊的領先解決方案，客戶越來越趨向採用CoWoS搭配SoIC、其他元件的做法，以實現最終的系統級封裝（SiP）整合。
台積電表示，系統級晶圓技術提供一個革新的選項，讓12吋晶圓能容納大量的晶粒，提供更多的運算能力，大幅減少資料中心的使用空間，並將每瓦效能提升好幾個數量級。公司已量產的首款SoW產品，採用以邏輯晶片為主的整合型扇出（InFO）技術，採用CoWoS技術的晶片堆疊版本預計於2027年準備就緒，能整合SoIC、HBM及其他元件，打造一個強大且運算能力媲美資料中心伺服器機架，甚至整台伺服器的晶圓級系統。
台積電技術論壇揭示的新技術首先是TSMC A16技術，領先業界的N3E技術進入量產，N2技術預計於2025年下半年量產之後，台積電在技術藍圖上推出新技術A16。A16將結合台積電的超級電軌（Super Power Rail）架構與奈米片電晶體，預計於2026年量產。
超級電軌技術將供電網路移到晶圓背面，在晶圓正面釋出更多訊號網路的佈局空間，藉以提升邏輯密度和效能，讓A16適用於具有複雜訊號佈線及密集供電網路的高效能運算（HPC）產品。相較於公司的N2P製程，A16在相同Vdd （工作電壓）下，速度增快8-10%，在相同速度下，功耗降低15-20%，晶片密度提升高達1.1倍，以支援資料中心產品。
台積電也發布創新的NanoFlexTM技術，以支援奈米片電晶體，公司即將推出的N2技術將搭配TSMC NanoFlex技術，展現台積電在設計技術協同優化的嶄新突破。此技術提供靈活的N2標準元件，這是晶片設計的基本構建模組，高度較低的元件能節省面積，並擁有更高的功耗效率，高度較高的元件則將效能最大化。客戶能在相同的設計區塊中，優化高低元件組合，調整設計進而在應用的功耗、效能及面積之間取得最佳平衡。
此外，台積電並宣佈推出先進的N4C技術，以因應更廣泛的應用，N4C延續N4P技術，晶粒成本降低高達8.5%，採用門檻低，預計於2025年量產。N4C提供具有面積效益的基礎矽智財及設計法則，皆與廣被採用的N4P完全相容，因此客戶可以輕鬆移轉到N4C，晶粒尺寸縮小也提高良率，為強調價值為主的產品提供具有成本效益的選擇，以升級到台積電下一個先進技術。
台積電也推出CoWoS®、系統整合晶片、系統級晶圓（TSMC-SoWTM），公司認為CoWoS是AI革命的關鍵推動技術，讓客戶能在單一中介層上並排放置更多的處理器核心及高頻寬記憶體（HBM）。同時，系統整合晶片（SoIC）已成為3D晶片堆疊的領先解決方案，客戶越來越趨向採用CoWoS搭配SoIC、其他元件的做法，以實現最終的系統級封裝（SiP）整合。
台積電表示，系統級晶圓技術提供一個革新的選項，讓12吋晶圓能容納大量的晶粒，提供更多的運算能力，大幅減少資料中心的使用空間，並將每瓦效能提升好幾個數量級。公司已量產的首款SoW產品，採用以邏輯晶片為主的整合型扇出（InFO）技術，採用CoWoS技術的晶片堆疊版本預計於2027年準備就緒，能整合SoIC、HBM及其他元件，打造一個強大且運算能力媲美資料中心伺服器機架，甚至整台伺服器的晶圓級系統。
一手掌握經濟脈動 點我訂閱自由財經Youtube頻道
不用抽 不用搶 現在用APP看新聞 保證天天中獎 點我下載APP 按我看活動辦法
