粉絲團
聯發科積極進軍ASIC（客製化晶片）市場，今日在2024年光纖通訊大會（OFC 2024）大會前夕宣布推出新世代ASIC設計平台。（記者卓怡君攝）
〔記者卓怡君／台北報導〕IC設計龍頭聯發科（2454）積極進軍ASIC（客製化晶片）市場，今日在2024年光纖通訊大會（OFC 2024）大會前夕宣布推出新世代ASIC設計平台，提供異質整合高速電子與光學訊號的傳輸介面（I/O）解決方案。
聯發科資深副總經理游人傑表示，生成式AI的崛起，不僅帶動了記憶體頻寬和容量提升的需求，對傳輸介面的密度和速度的需求也急遽增加。掌握最新的光電介面整合技術，讓聯發科能為資料中心提供最先進、最有彈性的客製化晶片解決方案。
聯發科指出，新世代ASIC平台以聯發科的共封裝技術，整合自主研發的高速SerDes處理電子訊號傳輸搭配處理光學訊號傳輸的Ranovus Odin光學引擎，利用可拆卸插槽配置8組800Gbps電子訊號鏈路及8組800Gbps光學訊號鏈路，不但具有便利性，也提供更高的彈性，可依客戶需求靈活調整配置。
聯發科指出，旗下異質整合共封裝光學元件（Co-Package Optics，CPO）採用112Gbps長距離SerDes（112G LR SerDes）和光學模組，較目前市面上其他方案可進一步縮減電路板面積、降低裝置成本、增加頻寬密度，並降低系統功耗達50%之多。此外， Ranovus公司的Odin光學引擎提供內建及外接的雷射光學模組，以因應不同的應用情境。
聯發科表示，憑藉在3奈米先進製程、2.5D和3D先進封裝技術的能力再加上在散熱管理, 產品可靠性，以及光學領域的豐富經驗，聯發科新世代客製化晶片設計平台能提供客戶在高效能運算（HPC）、人工智慧（AI）、機器學習（ML）和資料中心網路的最新技術。
聯發科強調，該ASIC設計平台涵蓋從設計到生產過程所需，完整解決方案提供業界最新技術，如裸晶對裸晶介面（Die-to-Die Interface，如MLink，UCIe）、封裝技術（InFO，CoWoS，Hybrid CoWoS等）、高速傳輸介面（PCIe，HBM）、熱力學與機構設計整合等，以滿足客戶最嚴苛的需求。
聯發科將於3月26日至28日在聖地牙哥舉辦的OFC 2024大會上，展出與Ranovus合作的嶄新CPO解決方案，瞄準人工智慧、機器學習和高效能運算市場。
一手掌握經濟脈動 點我訂閱自由財經Youtube頻道
不用抽 不用搶 現在用APP看新聞 保證天天中獎 點我下載APP 按我看活動辦法
