粉絲團
聯電宣佈已與合作夥伴華邦電子、智原科技、日月光半導體和Cadence成立晶圓對晶圓（wafer-to-wafer, W2W）3D IC專案，協助客戶加速3D封裝產品的生產。（資料照）
〔記者卓怡君／台北報導〕聯電今日宣佈已與合作夥伴華邦電子、智原科技、日月光半導體和Cadence成立晶圓對晶圓（wafer-to-wafer, W2W）3D IC專案，協助客戶加速3D封裝產品的生產。此項合作案是利用矽堆疊技術，整合記憶體及處理器，提供一站式的堆疊封裝平台，以因應AI從雲端運算延伸到邊緣運算趨勢下，對元件層面高效運算不斷增加的需求。
此項與供應鏈夥伴共同推動的W2W 3D IC專案，目標在為邊緣運算AI應用於家用、工業物聯網、安全和智慧基礎設施等，對中高階運算力、可客製記憶體模組、及較低功耗的需求提供解決方案。該平台預計在2024年完成系統級驗證後就位，為客戶提供無縫接軌的製程。平台將解決各種異質整合之挑戰，包括邏輯和記憶體晶圓廠晶圓疊層規則的一致性、垂直晶圓整合的有效設計流程、及經過驗證的封裝和測試路徑。
聯電前瞻發展辦公室暨研發副總經理洪圭鈞表示，透過此項跨供應鏈垂直整合的合作專案，聯電與產業領導廠商一起，運用先進的異質整合W2W技術來協助客戶，達成3D IC在性能、尺寸和成本上具有的優勢，滿足新興應用的需求。異質整合將持續推進超越摩爾時代的半導體創新界限，聯電期待以優異的CMOS晶圓製造能力與先進的封裝解決方案，促成產業生態系統的完整發展。
華邦電記憶體產品事業群副總經理范祥雲表示，隨著AI持續從資料中心擴展到邊緣運算，邊緣設備將需要更高的記憶體頻寬來處理日益增加的資料工作負載。華邦電很榮幸成為合作案的記憶體夥伴，提供客製化超高頻寬元件（CUBE）將使客戶能夠將定製的DRAM整合到3D封裝中，實現最佳的邊緣運算AI性能。
智原營運長林世欽指出，智原科技很榮幸成為3D IC合作案的創始成員，已與聯電和最優秀的封測廠商展開緊密合作，為2.5D/3D先進封裝服務提供支援，而這項合作案是此一領域的重要延伸，展現客戶充分利用晶片整合的無限潛力。
日月光研發中心副總經理洪志斌表示，身為半導體生態系統的一員，日月光盡全力於與供應鏈夥伴合作，協助客戶優化其半導體設計和製造的效率。此項合作有助加速客戶的上市時間，同時透過整合技術之開發，實現在AI時代之卓越應用，確保獲利持續成長。
Cadence數位與簽核事業群研發副總裁Don Chan表示，隨著邊緣AI應用的持續普及，3D IC設計對客戶變得日益重要。身為此專案中唯一的EDA合作夥伴，Cadence已與聯電和智原展開密切合作，利用Cadence Integrity 3D-IC平台實現 3D IC 設計，並致力於協助客戶更快將產品推向市場。
一手掌握經濟脈動 點我訂閱自由財經Youtube頻道
不用抽 不用搶 現在用APP看新聞 保證天天中獎 點我下載APP 按我看活動辦法
